DDR 1~DDR5 内存全代详细对比
说明：核心指标包含发布年份、电压、频率、预取、位宽、通道、带宽、插槽、时序特点、关键差异，区分内存芯片频率与等效数据速率（DDR=双倍数据率，上下沿同时传输）
总览对比表
| 参数 | DDR (DDR1) | DDR2 | DDR3 | DDR4 | DDR5 |
|---|---|---|---|---|---|
| 正式发布 | 2000年 | 2003年 | 2007年 | 2014年 | 2020年 |
| 标准电压 | 2.5V | 1.8V | 1.5V | 1.2V | 1.1V |
| 低电压版 | - | 1.5V | 1.35V (DDR3L) | 1.05V (DDR4L) | 1.0V |
| 预取(Prefetch) | 2bit | 4bit | 8bit | 8bit | 16bit |
| 芯片核心频率 | 100–200MHz | 100–266MHz | 100–266MHz | 133–200MHz | 133–333MHz |
| 等效传输速率 | 200–400 MT/s | 400–1066 MT/s | 800–2133 MT/s | 2133–3200 MT/s(标准)，最高4800+ | 4800 MT/s起步，主流5600/6000，最高8000+ |
| 单条最大容量 | 1GB | 8GB | 16GB | 64GB | 128GB（单颗密度更高） |
| 插槽针脚（台式机） | 184pin | 240pin | 240pin | 288pin | 288pin |
| 笔记本SO-DIMM | 200pin | 200pin | 204pin | 260pin | 262pin |
| 通道架构 | 单通道起步 | 双通道 | 双通道 | 双通道 | 双通道内部拆成两个独立子通道(32bit+32bit) |
| 片上ECC | 无 | 无 | 无 | 无 | 有片上ECC（仅内存芯片纠错，不是服务器ECC） |
| 突发长度BL | BL2/BL4 | BL4 | BL8 | BL8 | BL16 |
| 信号 | 单端信号 | 单端 | 单端 | 单端 | 差分信号 |
| 典型带宽(双通道) | DDR400：6.4GB/s | DDR2-800：12.8GB/s | DDR3-1600：25.6GB/s | DDR4-3200：51.2GB/s | DDR5-5600：89.6GB/s |
| 缺口位置 | 缺口偏右 | 缺口偏左 | 中间偏左 | 靠近中间 | 位置再次改动，互不兼容 |
| 兼容性 | 互不兼容，每代插槽防呆缺口不一样，不能混插 | 互不兼容 | 互不兼容 | 互不兼容 | 互不兼容 |
MT/s：兆传输/秒，DDR内存标称的频率（如DDR5 5600）是等效传输速率，不是内存核心时钟。
各代详细解读
DDR1（SDRAM的继任，第一代双倍数据率）
- 核心原理：预取2bit，时钟上升沿+下降沿都传数据，相比SDRAM直接翻倍带宽。
- 代表型号：DDR200、DDR266、DDR333、DDR400，DDR400是民用天花板。
- 缺点：电压高2.5V，发热大；频率很难往上提，信号衰减严重。
- 平台：奔腾4、早期AMD速龙。
DDR2
- 预取提升到 4bit，核心频率不变的情况下，等效速率翻倍。电压降到1.8V，功耗下降。
- 代表：DDR2-533、667、800、1066。
- 局限：预取提升带来延迟上升，同频率下延迟比DDR1差；高频版本稳定性差。
- 平台：酷睿2、AMD AM2/AM2+。
DDR3
- 预取升级 8bit，电压降至1.5V，新增DDR3L低电压版本1.35V，笔记本大量使用。
- 主流：DDR3 1333、1600；高端1866、2133。
- 特点：民用黄金一代，性价比高；延迟继续走高，很多人发现DDR3 1600的实际响应速度和DDR2 800差距没有带宽差距那么大。
- 平台：酷睿i系列1~4代，AMD AM3/AM3+。
DDR4
- 预取保持8bit，电压降到1.2V，功耗进一步降低；针脚改为288pin。
- 起步2133MT/s，主流3200，超频款可达4800MT/s。
- 改进：Bank分组优化，降低同Bank冲突；单条容量大幅提升。
- 短板：没有内置ECC；频率提升依旧伴随时序恶化。
- 平台：酷睿6~14代，AMD锐龙1~5代。
DDR5（最大架构革新）
- 预取16bit，突发长度BL16
- 1根DDR5内存条内部拆成两个独立32bit子通道（DDR4是单64bit通道），读写并行度提升。
- 片上ECC（On-die ECC）：内存颗粒内部自带纠错，提升高频稳定性，注意≠服务器ECC内存，不能校验数据总线。
- 电压降至1.1V；差分信号，抗干扰更强，支撑超高频率。
- 起步4800MT/s，主流5600/6000，现在高频条7200、8000 MT/s很常见。
- 缺点：原生时序CL很高，刚上市时同平台DDR5 4800游戏性能甚至打不过DDR4 3600；随着内存优化、EXPO/XMP超频，差距逐步拉开。
- 平台：Intel 12代及更新，AMD锐龙7000/8000/9000系列。
几个高频误区
- 每代DDR物理插槽不互通：哪怕DDR4和DDR5都是288pin，缺口位置不同，强行插会烧主板/内存。
- 带宽高 ≠ 响应速度快：DDR换代优先提升带宽，但时序（CL）会变大，低负载延迟不一定立刻变好，游戏对延迟敏感。
- 片上ECC≠服务器ECC：DDR5内置ECC只修复内存颗粒本身出错，无法校验内存控制器和内存之间传输的数据；服务器ECC内存是额外校验总线。
- 内存标注：
DDR5-5600是等效速率；CL40是CAS延迟，单位时钟周期，要换算成纳秒对比不同代。
简单选型参考
- 老电脑升级：DDR3，存量大便宜
- 普通办公/老游戏：DDR4 3200，性价比最高
- 新装机、3A大作、生产力（渲染、虚拟机）：DDR5 5600/6000，优先EXPO/XMP，双通道
CL时序换算成纳秒的对比表，直观对比各代真实延迟。
CL时序 → 纳秒(ns) 延迟换算说明
CAS Latency（CL）：列地址选通延迟，单位是内存核心时钟周期
公式：
$\(\text{CAS延迟(ns)} = \frac{\text{CL周期数}}{\text{内存核心时钟频率(MHz)}}\)$
DDR 的等效传输速率 MT/s = 核心时钟 × 2
→ 核心时钟(MHz) = MT/s ÷ 2
举例：DDR4-3200 CL16
MT/s=3200，核心时钟 = 3200/2 = 1600 MHz
CAS ns = 16 ÷ 1600 = 10.0 ns
⚠️ 注意：这只是CAS延迟（内存其中一段延迟），不是完整内存访问总延迟，但行业最常用用来横向对比。
各代DDR 典型规格 CAS延迟对比表
| 代际 | 规格 | CL值 | 等效速率 MT/s | 核心时钟 MHz | CAS延迟(ns) |
|---|---|---|---|---|---|
| DDR1 | DDR400 | CL2.5 | 400 | 200 | 12.5 ns |
| DDR2 | DDR2-800 | CL5 | 800 | 400 | 12.5 ns |
| DDR3 | DDR3-1600 | CL11 | 1600 | 800 | 13.75 ns |
| DDR4 | DDR4-2133 | CL15 | 2133 | 1066.5 | 14.06 ns |
| DDR4 | DDR4-3200 | CL16 | 3200 | 1600 | 10.00 ns |
| DDR4 | DDR4-3600 | CL18 | 3600 | 1800 | 10.00 ns |
| DDR4 | DDR4-4000 | CL18 | 4000 | 2000 | 9.00 ns |
| DDR5 | DDR5-4800 | CL40 | 4800 | 2400 | 16.67 ns |
| DDR5 | DDR5-5600 | CL40 | 5600 | 2800 | 14.29 ns |
| DDR5 | DDR5-6000 | CL30 | 6000 | 3000 | 10.00 ns |
| DDR5 | DDR5-6400 | CL32 | 6400 | 3200 | 10.00 ns |
| DDR5 | DDR5-7200 | CL34 | 7200 | 3600 | 9.44 ns |
关键解读
- CL数字变大 ≠ 延迟一定变差
DDR5 CL40看着很高，但时钟频率同步拉高，换算成纳秒后并没有想象中恐怖。
DDR5 4800 CL40 原生延迟很差（16.67ns），这就是早期DDR5游戏打不过DDR4的核心原因。
现在主流DDR5 6000 CL30，CAS延迟已经追平DDR4 3200 CL16。
- CAS只是其中一项延迟
完整内存访问还要包含：tRCD、tRP、tRAS、内存控制器开销、通道拓扑。
DDR5 是双32bit子通道架构，命令/地址总线共享，在低并发随机访问场景，即使CAS ns差不多，实际延迟仍然略高于DDR4。高带宽场景优势巨大。
- 直观总结
- 老DDR1/DDR2：CAS 12.5ns
- DDR3 1600：13.75ns
- DDR4主流3200CL16：10ns（非常经典甜点）
- DDR5 6000 CL30：10ns（现在新装机甜点）
- 高频DDR5 7200 CL34：9.44ns，CAS延迟更低
再加一张完整tRCD/tRP/tRAS总延迟（tRC）对比表，看完整内存行激活周期。
内存时序完整参数说明
公式定义：
- 核心时钟频率 \(f_{core}(\text{MHz}) = \text{MT/s} \div 2\)
- 单个时钟周期：\(T_{cycle}(\text{ns}) = \dfrac{1000}{f_{core}}\)
- \(\boldsymbol{tRC = tRAS + tRP}\) （行循环时间：完整关闭旧行 → 打开新行的总周期，衡量连续跨行访问的延迟，非常关键）
- 所有时序参数（CL、tRCD、tRP、tRAS）单位都是核心时钟周期，换算ns：
参数 × T_cycle参数释义：
- CL：CAS Latency，列选通延迟
- tRCD：RAS to CAS Delay，行激活到列读取延迟
- tRP：Row Precharge，行预充电时间（关闭一行）
- tRAS：Row Active Time，行保持激活最小时间
- tRC：Row Cycle Time = tRAS + tRP，行循环总周期
说明：表格选用各代内存标准JEDEC默认时序，部分为市场最常见XMP/EXPO主流参数，不是极限超频参数。
| 代际 | 规格 | CL | tRCD | tRP | tRAS | tRC (tRAS+tRP) 周期数 | 等效速率 MT/s | 核心时钟 MHz | 单周期 ns | CL(ns) | tRCD(ns) | tRP(ns) | tRAS(ns) | tRC(ns) |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| DDR1 | DDR400 | 2.5 | 3 | 3 | 7 | 10 | 400 | 200 | 5.00 | 12.50 | 15.00 | 15.00 | 35.00 | 50.00 |
| DDR2 | DDR2-800 | 5 | 5 | 5 | 15 | 20 | 800 | 400 | 2.50 | 12.50 | 12.50 | 12.50 | 37.50 | 50.00 |
| DDR3 | DDR3-1600 | 11 | 11 | 11 | 28 | 39 | 1600 | 800 | 1.25 | 13.75 | 13.75 | 13.75 | 35.00 | 48.75 |
| DDR4 | DDR4-2133(JEDEC) | 15 | 15 | 15 | 36 | 51 | 2133 | 1066.5 | 0.937 | 14.06 | 14.06 | 14.06 | 33.75 | 47.81 |
| DDR4 | DDR4-3200 XMP | 16 | 18 | 18 | 38 | 56 | 3200 | 1600 | 0.625 | 10.00 | 11.25 | 11.25 | 23.75 | 35.00 |
| DDR4 | DDR4-3600 XMP | 18 | 22 | 22 | 42 | 64 | 3600 | 1800 | 0.556 | 10.00 | 12.22 | 12.22 | 23.33 | 35.55 |
| DDR4 | DDR4-4000 XMP | 18 | 20 | 20 | 40 | 60 | 4000 | 2000 | 0.500 | 9.00 | 10.00 | 10.00 | 20.00 | 30.00 |
| DDR5 | DDR5-4800 JEDEC | 40 | 40 | 40 | 80 | 120 | 4800 | 2400 | 0.417 | 16.67 | 16.67 | 16.67 | 33.33 | 50.00 |
| DDR5 | DDR5-5600 EXPO | 40 | 40 | 40 | 80 | 120 | 5600 | 2800 | 0.357 | 14.29 | 14.29 | 14.29 | 28.57 | 42.86 |
| DDR5 | DDR5-6000 EXPO | 30 | 36 | 36 | 72 | 108 | 6000 | 3000 | 0.333 | 10.00 | 12.00 | 12.00 | 24.00 | 36.00 |
| DDR5 | DDR5-6400 EXPO | 32 | 38 | 38 | 76 | 114 | 6400 | 3200 | 0.3125 | 10.00 | 11.88 | 11.88 | 23.75 | 35.63 |
| DDR5 | DDR5-7200 EXPO | 34 | 42 | 42 | 84 | 126 | 7200 | 3600 | 0.278 | 9.44 | 11.67 | 11.67 | 23.33 | 35.00 |
重点解读
- tRC(ns) 代表跨行随机访问延迟
- 同一行连续读：只看 CL、tRCD，延迟低；
- 频繁跨行切换（游戏、数据库、虚拟机）：tRC 才是瓶颈。
- DDR5 JEDEC 4800 tRC=50ns，是早期DDR5游戏性能拉胯的根源，不光CL高，tRC也很大。
- DDR5 6000 EXPO优化后tRC降到36ns，已经和DDR4-3200 XMP基本持平。
- 一个很反直觉的现象：
随着内存频率提升，时序周期数字（CL/tRCD/tRP）会变大，但单时钟周期时间变短，最终ns不一定增加。
同代内存超频，本质是拉高频率，同时尽量压低tRC纳秒值。 - DDR5额外的隐藏开销（表格没有体现）
表格只算内存颗粒时序，不含内存控制器开销
DDR5 是双32bit子通道，命令总线共用。在低并发随机访问场景，即便tRC纳秒数值和DDR4接近，CPU侧实测内存延迟通常仍然比DDR4高3~8ns；
大吞吐量场景（渲染、视频编码），DDR5双带宽优势可以盖过这点延迟损失。
- 选型看什么
- 游戏优先：tRC(ns)越低越好，而不是单纯看频率；
- 生产力吞吐优先：优先带宽，tRC次要。
补充小知识
tRC JEDEC标准最低值 tRC ≥ tRAS + tRP，不满足这个参数会造成内存数据出错，内存SPD里会强制限制下限。
要不要我再做一份内存延迟分类汇总：同行命中延迟 / 跨行访问延迟 / CPU-L1-L2-L3到内存完整链路延迟，方便理解整套CPU内存访问模型？