1 主板概述
▼
什么是电脑主板
电脑主板（Motherboard / Mainboard / System Board）是计算机中最核心的电路板，它承载着CPU、内存、扩展卡、存储设备等所有关键组件，并通过各种总线和接口将它们互联起来。主板是整个计算机系统的"骨架"和"神经系统"。
主板的核心功能
- CPU支撑与互联：提供CPU插座（Socket），并建立CPU与芯片组、内存、外设之间的高速通信通道
- 内存管理：提供DDR内存插槽，支持双通道/四通道内存架构
- 扩展能力：通过PCIe插槽支持显卡、网卡、声卡、NVMe存储等扩展设备
- 存储接口：提供SATA、M.2、U.2等存储接口
- 输入/输出：提供USB、LAN、Audio、HDMI/DP等外部接口
- 电源分配：将来自主电源的各路电压转换为系统各部分所需的精确电压
- 系统管理：通过BIOS/UEFI固件实现启动、配置和底层管理
主板规格（Form Factor）
| 规格名称 | 尺寸 (mm) | 适用场景 | 扩展槽数量 |
|---|---|---|---|
| E-ATX | 305 × 330 | 服务器/高端工作站 | 7+ |
| ATX | 305 × 244 | 标准台式机 | 7 |
| Micro-ATX | 244 × 244 | 紧凑型台式机 | 4 |
| Mini-ITX | 170 × 170 | 迷你主机/HTPC | 1 |
| Mini-STX | 147 × 140 | 超迷你主机 | 0 (M.2) |
💡 设计提示
选择主板规格时，需要综合考虑目标用途、可用空间、扩展需求和成本因素。消费级产品多以ATX和Micro-ATX为主，工控产品则可能采用定制化尺寸。
2 主板架构设计
▼
芯片组架构演进
现代主板架构的核心是芯片组（Chipset），它决定了主板的I/O能力、扩展性能和兼容性。
传统三芯片架构
早期主板采用CPU + 北桥（Northbridge）+ 南桥（Southbridge）三芯片架构：
- 北桥：负责CPU与内存、显卡之间的高速通信（FSB/DMI），已集成进CPU
- 南桥：负责低速I/O设备管理（SATA、USB、Audio、LAN等）
现代架构（Platform Controller Hub - PCH）
从Intel Sandy Bridge（2011年）和AMD Zen架构开始，北桥功能（内存控制器、PCIe控制器）已集成进CPU内部，形成CPU + PCH双芯片架构：
- CPU直连通道：内存通道、PCIe直连通道（用于显卡、高速NVMe SSD）
- PCH芯片：提供额外PCIe通道、SATA接口、USB控制器、网络控制器、音频控制器等
- DMI总线：CPU与PCH之间的连接通道（Intel使用DMI 4.0 x8，带宽约16GB/s）
总线架构详解
| 总线类型 | 带宽 | 用途 | 版本 |
|---|---|---|---|
| PCIe 5.0 | 64 GB/s (x16) | 显卡、高速存储 | 2022+ |
| DMI 4.0 | 16 GB/s (x8) | CPU与PCH互联 | Intel 12代+ |
| USB4 | 40 Gbps | 高速外设 | 2020+ |
| DDR5 | 6400 MT/s+ | 系统内存 | 2021+ |
| Infinity Fabric | 可变 | AMD内部互联 | Zen3+ |
平台功能框图设计
在架构设计阶段，需要绘制详细的平台功能框图（Block Diagram），明确各模块之间的连接关系：
- 确定CPU型号及其提供的PCIe通道数和内存通道数
- 选择配套的PCH芯片，确认其I/O能力
- 规划PCIe通道分配（显卡 x16、NVMe x4、网卡 x1等）
- 确定内存拓扑结构（Daisy Chain vs T-Topology）
- 规划USB、SATA、Audio、LAN等接口的数量和布局
- 设计电源架构框图，确定各路电压的转换方案
⚠️ 注意事项
PCIe通道分配必须在原理图设计之前完成，因为不同的通道分配方案会直接影响信号走线和PCB布局。一旦确定，后期修改成本极高。
3 PCB设计规范
▼
PCB层叠设计（Stack-up）
现代主板通常采用多层PCB（4层到12层不等），合理的层叠设计是信号完整性和电源完整性的基础。
典型6层主板PCB层叠
| 层 | 类型 | 功能描述 | 铜厚 |
|---|---|---|---|
| L1 (Top) | 信号层 | 高速信号、器件布局 | 1 oz (35μm) |
| L2 | 地平面 | 完整地平面（GND） | 1 oz |
| L3 | 信号层 | 中低速信号走线 | 0.5 oz |
| L4 | 电源平面 | 电源分配网络（PDN） | 1 oz |
| L5 | 信号层 | 低速信号、控制信号 | 0.5 oz |
| L6 (Bottom) | 信号层 | 走线和器件布局 | 1 oz |
层叠设计原则
- 相邻原则：高速信号层必须紧邻完整的地平面层，提供回流路径
- 对称原则：层叠结构上下对称，防止PCB翘曲变形
- 阻抗控制：确保关键信号（PCIe、USB、DDR）走线的特征阻抗满足要求（通常单端50Ω，差分85Ω或100Ω）
- 电源完整性：电源平面要尽量完整，减少分割
阻抗控制设计
高速信号的阻抗匹配是保证信号质量的关键。常用的走线阻抗要求：
| 信号类型 | 阻抗要求 | 走线方式 | 容差 |
|---|---|---|---|
| PCIe 5.0 | 85Ω 差分 | 差分布线 | ±10% |
| DDR5 | 40Ω 单端 / 80Ω 差分 | 差分布线 | ±10% |
| USB 3.2 | 85Ω 差分 | 差分布线 | ±10% |
| HDMI 2.1 | 100Ω 差分 | 差分布线 | ±10% |
| 千兆网 | 100Ω 差分 | 差分布线 | ±10% |
| GPIO/一般信号 | 50Ω 单端 | 单端走线 | ±15% |
PCB材料选择
主板常用PCB材料为FR-4（玻璃纤维环氧树脂），不同等级的FR-4适用于不同频率的信号：
- 标准FR-4（Tg 130-140°C）：适用于消费级主板，成本较低
- 高Tg FR-4（Tg 170°C）：适用于中高端主板，耐热性更好
- Low-loss材料（如Megtron 6）：适用于高频信号（PCIe 5.0），介电损耗更低，但成本高
- Dk（介电常数）：FR-4约4.2-4.5（@1GHz），影响阻抗和信号传播速度
- Df（介质损耗因子）：标准FR-4约0.02，Low-loss约0.004
过孔设计
- 通孔（Through-hole）：贯穿所有层，孔径通常0.2-0.3mm，用于一般信号
- 盲孔（Blind via）：只连接外层与内层，用于BGA器件出线
- 埋孔（Buried via）：只连接内层之间，不影响外层
- 背钻（Back drilling）：去除通孔多余的桩（stub），减少高速信号反射
- 盘中孔（Via-in-pad）：BGA封装下的过孔，需要树脂填充和电镀平整（VIPPO工艺）
📐 阻抗计算
阻抗计算需要考虑走线宽度（W）、走线厚度（T）、介质厚度（H）、介电常数（Er）。常用计算工具有Saturn PCB Toolkit、Polar Si9000、以及各EDA软件内置的阻抗计算器。
4 电路设计详解
▼
原理图设计流程
原理图设计是主板开发的第一步，需要严格按照模块化设计流程进行：
- 平台框图确认：确定CPU、PCH、电源IC等核心器件的连接关系
- 参考设计分析：研究芯片厂商提供的参考设计（Reference Design），理解关键设计要求
- 模块化设计：将主板划分为电源、CPU子系统、内存、PCIe、USB、存储等功能模块
- 器件选型：根据功能需求选择合适的器件（电容、电阻、连接器等）
- 原理图绘制：使用EDA工具（Altium Designer、Cadence OrCAD等）完成绘制
- 审查（Review）：多方审查确认无误后转入PCB设计
CPU子系统电路
CPU子系统是主板中最核心的部分，包括：
CPU插座电路
- Socket引脚定义（电源引脚、信号引脚、接地引脚）
- VCC核心供电（Vcore）：0.7V-1.4V，电流可达200A+
- VCCSA/VCCIO供电：系统代理和I/O电压
- VCCGT（Intel）：集成显卡供电
- 时钟信号（BCLK）：100MHz基准时钟
- 复位信号（RESET#）：系统复位控制
- PROCHOT#信号：过热保护信号
- VID信号：电压识别码，CPU告诉VRM需要什么电压
时钟电路
主板需要一个精密的时钟发生器（Clock Generator）为各个模块提供时钟信号：
- 基准时钟源：通常14.318MHz晶振作为基准
- BCLK输出：100MHz，供CPU和系统使用
- PCIe REFCLK：100MHz差分，供PCIe设备使用
- USB REFCLK：48MHz
- SATA REFCLK：各种频率
- LAN REFCLK：25MHz
- 音频时钟：24.576MHz（48kHz音频）
内存子系统电路
DDR5内存电路设计要点
- 电源需求：VDD=1.1V, VDDQ=1.1V, VPP=1.8V（DDR5相比DDR4电压降低）
- PMIC：DDR5内存条自带PMIC（电源管理芯片），主板只需要提供5V输入
- 信号分组：DQ信号按Byte分组（DQ[0:7]为一组，共8组），每组内的走线等长
- 拓扑结构：Daisy Chain或T-Topology，现代多使用Daisy Chain
- 终端匹配：ODT（On-Die Termination）片上终端，不需要外部终端电阻
- 走线要求：等长控制±5mil（Byte内），±25mil（Channel内）
内存供电电路
主板需要为内存插槽提供稳定的5V输入（供内存条上PMIC使用），以及可能的辅助供电：
- 5V输入需要足够的去耦电容（通常10μF × 4 + 100nF × 每槽）
- VTT终端电压由主板提供（DDR5为0.55V）或内存自带
- 供电走线需要足够宽，满足电流需求（每槽约2-3A）
PCIe子系统电路
PCIe信号特点
- 差分信号对（TX+/TX-, RX+/RX-），85Ω差分阻抗
- 交流耦合电容（100nF，0402封装，X7R/X5R）
- PCIe Gen5速率：32 GT/s，对信号完整性要求极高
- 需要严格的等长控制（对内±5mil，对间无严格要求）
- AC耦合电容要靠近发送端放置
PCIe Slot电路
- 12V供电：PCIe x16插槽最大提供75W（需额外供电时通过6pin/8pin接口）
- 3.3V辅助供电
- PRSNT#信号：检测卡是否插入
- CLKREQ#信号：时钟请求，用于省电模式
- PERST#信号：PCIe复位信号
- WAKE#信号：唤醒信号
USB子系统电路
USB接口电路设计
- USB 2.0：480Mbps，差分信号D+/D-，90Ω差分阻抗
- USB 3.2 Gen1：5Gbps，增加TX+/TX-和RX+/RX-差分对，85Ω
- USB 3.2 Gen2：10Gbps，信号完整性要求更高
- USB4：40Gbps，使用USB Type-C接口，需要PD控制器
- ESD保护：每个USB端口需要ESD保护器件（TVS二极管）
- 过流保护：USB端口需要过流保护（通常由电源开关IC集成）
- CC信号：Type-C接口需要CC1/CC2线路配置通道
存储接口电路
SATA接口
- SATA 3.0：6Gbps传输速率
- 差分信号对：TX+/TX-, RX+/RX-
- 供电：SATA电源线提供3.3V、5V、12V
- 热插拔支持需要相应的电容和保护器件
M.2接口
- M-Key：支持PCIe x4 NVMe SSD（最常见）
- B+M Key：支持SATA和PCIe x2
- E-Key：支持WiFi/BT模块
- M.2 2280：22mm × 80mm 标准尺寸
- 供电：3.3V，最大约3-4A（高性能NVMe SSD）
- PCIe通道需直接来自CPU或PCH
⚠️ 原理图审查要点
原理图完成后必须进行严格审查：检查所有电源引脚是否连接正确、去耦电容是否齐全、复位信号是否正确分配、时钟信号是否正确连接、ESD保护是否到位。
5 供电系统设计
▼
主板供电架构概述
主板供电系统负责将来自主电源（ATX PSU）的12V、5V、3.3V转换为系统各部件所需的精确电压。供电设计是主板设计中最关键也最复杂的部分之一。
ATX电源输入
- 24pin主电源接口：提供+12V、+5V、+3.3V、+5VSB、-12V等
- 8pin CPU供电接口：提供+12V给CPU VRM
- 额外4pin/8pin CPU供电：高端主板为CPU提供更多电流
- PCIe供电接口：6pin提供75W，8pin提供150W
电压调节模块（VRM）
VRM（Voltage Regulator Module）是主板供电系统的核心，负责将12V转换为CPU所需的核心电压（Vcore，通常0.7V-1.4V）。
VRM拓扑结构
现代CPU VRM通常采用多相Buck降压转换器：
- 单相Buck：最基本的降压拓扑，由上管MOSFET、下管MOSFET、电感和输出电容组成
- 多相并联：多相并联可以分担电流、降低纹波、提高效率
- 相位交错：各相开关交错工作，有效降低输出纹波
- 典型配置：消费级主板8-16相，高端主板18-24相
VRM关键器件
| 器件 | 功能 | 选型要点 |
|---|---|---|
| PWM控制器 | 产生PWM驱动信号，管理多相工作 | 支持相数、频率、通信协议（SVID/AVSBus） |
| DrMOS / Power Stage | 集成上下管MOSFET和驱动 | 额定电流（40A-90A）、效率、封装 |
| 电感（Choke） | 储能和平滑电流 | 电感值、饱和电流、DCR |
| 输出电容 | 滤除纹波、存储能量 | 容值、ESR、纹波电流额定 |
| 输入电容 | 滤除输入纹波 | 容值、耐压、ESR、纹波电流 |
VRM设计计算
VRM设计的核心计算包括：
- 最大负载电流：根据CPU TDP和电压计算（如125W/1.1V ≈ 114A）
- 每相电流：最大电流 / 相数（如114A / 12相 = 9.5A/相）
- 电感值选择：通常150nH-470nH，需要在纹波电流和瞬态响应之间平衡
- 开关频率：通常200kHz-1.5MHz，高频可减小电感体积但增加开关损耗
- 输出电容：根据电压纹波要求和瞬态响应要求确定总容值
- 热设计：计算各器件的功耗和温升，确保不超过额定温度
其他电源轨设计
常见电源轨
| 电源轨 | 电压 | 供电对象 | 典型电流 |
|---|---|---|---|
| Vcore | 0.7V-1.4V | CPU核心 | 50A-250A |
| VCCGT | 0.9V-1.2V | CPU集成显卡 | 20A-80A |
| VCCSA | 0.9V-1.2V | CPU系统代理 | 5A-15A |
| VCCIO | 0.95V-1.1V | CPU I/O | 3A-10A |
| VDD_DRAM | 1.1V (DDR5) | 内存条PMIC输入 | 2A-4A/槽 |
| VCC_1.8V | 1.8V | PCH核心 | 1A-3A |
| VCC_1.05V | 1.05V | PCH I/O | 2A-5A |
| +3.3V | 3.3V | 一般器件 | 5A-15A |
| +5V | 5V | USB、RGB等 | 5A-20A |
| +12V | 12V | 风扇、RGB等 | 5A-10A |
| +5VSB | 5V | 待机电源（始终供电） | 1A-3A |
电源转换器类型选择
- 同步Buck：大电流、高效率，用于Vcore、VCCGT等大负载
- 异步Buck：成本低，用于中等负载
- LDO：超低噪声，用于模拟供电（音频PLL、参考电压）
- Charge Pump：小电流升压/反压，用于特殊供电
- Boost：升压转换，用于需要更高电压的场景
电源时序控制
系统上电/断电时，各电源轨必须按照严格的时序顺序开启/关闭：
- +5VSB 最先供电（系统待机状态）
- 按下电源键后，+12V、+5V、+3.3V主电源开启
- CPU供电（Vcore、VCCSA等）按顺序开启
- 内存供电开启
- PCH供电开启
- 各外设供电开启
- 复位信号释放，系统启动
断电时顺序完全相反。时序控制通常由PCH内置的上电序列控制器（Power Sequencer）管理，或使用专用PMIC。
💡 供电设计建议
VRM设计时务必预留足够余量（建议20-30%），并确保散热方案能覆盖最恶劣工况。使用热仿真工具（如ANSYS Icepak）验证温升是否满足要求。
6 信号完整性设计
▼
信号完整性（SI）基础
信号完整性是指信号在传输过程中保持其质量（幅度、时序、波形）的能力。随着信号速率不断提高（PCIe 5.0达32GT/s），信号完整性设计变得至关重要。
主要SI问题
- 反射（Reflection）：阻抗不连续导致信号反射，产生过冲/下冲
- 串扰（Crosstalk）：相邻走线之间的电磁耦合导致信号干扰
- 衰减（Attenuation）：信号在传输过程中能量损失，高速信号尤其严重
- 抖动（Jitter）：信号边沿的时间不确定性
- EMI辐射：高频信号产生的电磁辐射可能干扰其他设备
高速信号布线规则
差分信号布线
- 差分对内部走线必须等长（对内误差<5mil）
- 差分对之间保持恒定间距（S≥2W，W为线宽）
- 走线避免换层，必须换层时需要在过孔附近放置回流地过孔
- 避免在参考平面上跨越分割缝
- 走线远离时钟、电源等噪声源
- 3W规则：相邻走线间距≥3倍线宽以减少串扰
等长控制
| 信号类型 | 等长要求 | 说明 |
|---|---|---|
| DDR5 DQ Byte内 | ±5 mil | 同一Byte内8根数据线等长 |
| DDR5 地址/命令 | ±25 mil | 同一通道内等长 |
| PCIe 对内 | ±5 mil | 差分对正负信号等长 |
| USB 3.2 对内 | ±5 mil | 差分对正负信号等长 |
| 时钟信号 | 严格等长 | 多负载时钟信号需严格等长 |
过孔优化
过孔是高速信号路径中的阻抗不连续点，需要特别优化：
- 添加回流地过孔：在信号过孔附近放置地过孔（距离≤2倍过孔间距），提供回流路径
- 背钻处理：对于高速信号，去除通孔的多余stub（桩线），减少反射
- 过孔阻抗匹配：优化过孔尺寸使其阻抗接近走线阻抗
- 微孔（Microvia）：使用盲孔/埋孔减少信号路径长度
仿真验证
对于关键高速信号，必须进行仿真验证：
- 前仿真（Pre-layout）：在布线之前确定布线约束条件（阻抗、层叠、间距等）
- 后仿真（Post-layout）：布线完成后验证信号质量是否满足要求
- 仿真工具：Cadence Sigrity、ANSYS HFSS、HyperLynx等
- 眼图分析：通过眼图评估高速信号质量，确认眼开度和抖动是否满足规范
🔬 信号完整性检查清单
完成PCB设计后，需检查：差分对是否等长、是否有参考平面断裂、过孔是否有地过孔伴随、走线是否满足3W规则、AC耦合电容是否到位、高速信号层叠是否正确。
7 PCB制造流程
▼
PCB制造概述
PCB制造是将设计好的Gerber文件转化为实际电路板的过程。现代主板PCB通常是6-12层多层板，制造工艺复杂，需要精密设备。
完整制造流程
第一阶段：内层制作
- 材料准备：裁剪覆铜板（Copper Clad Laminate, CCL），尺寸根据拼板设计确定
- 内层图形转移：
- 清洁铜面
- 涂覆感光干膜（Dry Film）
- 曝光：用内层底片（Gerber）对干膜进行UV曝光
- 显影：未曝光区域的干膜被溶解，露出需要蚀刻的铜
- 蚀刻（Etching）：用化学溶液（通常为CuCl₂或碱性蚀刻液）蚀刻掉未保护的铜，形成内层图形
- 去膜：去除剩余干膜，露出内层图形
- AOI检查：自动光学检测，检查内层图形是否有短路、开路、缺口等缺陷
- 棕化处理（Brown Oxide）：在内层铜面形成粗糙的氧化铜层，增加层间粘合力
第二阶段：压合（Lamination）
- 叠层排列：按照层叠设计，将内层板、半固化片（Prepreg）、铜箔依次叠放
- 定位销固定：使用定位销（Tooling Hole）确保各层对准
- 热压合：在高温（约180-220°C）高压（约200-300 psi）下将各层压合为一体
- 冷却：缓慢冷却，防止板翘
第三阶段：钻孔
- 机械钻孔：使用CNC钻床钻出通孔（0.15mm-6.0mm）
- 激光钻孔：对于微孔（盲孔/埋孔），使用CO₂或UV激光钻孔
- 去钻渣（Desmear）：去除钻孔过程中产生的树脂残渣
- 除胶渣：用化学溶液（高锰酸钾法或等离子体法）去除孔壁树脂，暴露内层铜
第四阶段：电镀
- 化学沉铜（Electroless Copper）：在孔壁沉积一层薄铜（约1-2μm），使孔壁导电
- 全板电镀：在化学沉铜基础上电镀加厚孔壁铜层（目标20-25μm）
- 图形电镀：
- 贴干膜，曝光外层图形
- 显影后电镀，使走线铜厚达到要求
- 镀锡铅（或纯锡）作为蚀刻保护层
第五阶段：外层制作
- 去膜：去除外层干膜
- 蚀刻：蚀刻掉非走线区域的铜
- 退锡：去除走线上的锡保护层
- AOI检查：检查外层图形质量
第六阶段：表面处理
- 阻焊（Solder Mask）：涂覆绿色（或其他颜色）阻焊油墨，保护铜面并定义焊接区域
- 表面处理：
- OSP（有机保焊膜）：成本低，适合短期使用
- 沉金（ENIG）：镍金镀层，平整度好，适合BGA焊接
- 沉银（Immersion Silver）：成本适中，焊接性好
- 沉锡（Immersion Tin）：适合细间距器件
- HASL（热风整平）：成本最低，但平整度一般
- 丝印（Silkscreen）：印刷白色标识文字和元件位号
第七阶段：成型与测试
- 外形加工：CNC铣削或V-CUT切割出最终外形
- 电测（E-Test）：飞针测试或夹具测试，检查开路/短路
- 终检：目视检查、尺寸检查、阻抗测试（如需要）
- 包装出货：真空包装防潮，附检测报告
⚠️ PCB制造品质管控
主板PCB需要满足IPC-2级或IPC-3级标准。关键管控项包括：铜厚（±10%）、孔径（±0.05mm）、阻抗（±10%）、翘曲度（<0.75%）、绝缘电阻（>50MΩ）等。
8 SMT贴片工艺
▼
SMT概述
SMT（Surface Mount Technology，表面贴装技术）是将电子元器件贴装到PCB上的制造工艺。主板上有数百至上千个SMT器件，需要高度自动化的生产线。
SMT完整工艺流程
第一步：锡膏印刷（Solder Paste Printing）
- 将PCB放置在印刷机工作台上，固定定位
- 放置钢网（Stencil）：不锈钢薄片，开孔对应器件焊盘位置
- 刮刀将锡膏刮过钢网，锡膏通过开孔沉积到PCB焊盘上
- 检查锡膏印刷质量（SPI - Solder Paste Inspection）
钢网设计要点
- 厚度：通常0.1mm-0.15mm，根据器件间距选择
- 开孔设计：通常比焊盘缩小10-20%，防止锡膏桥连
- 开口比（Area Ratio）：开孔面积/开孔侧壁面积，需≥0.66
- 防锡珠处理：在QFP/BGA焊盘之间添加防锡珠设计
- 材质：电抛光不锈钢，或纳米涂层钢网
第二步：贴片（Component Placement）
- PCB送入贴片机（Pick & Place Machine）
- 飞达（Feeder）供给各种器件
- 吸嘴（Nozzle）吸取器件，通过视觉系统校准位置
- 将器件精确贴装到锡膏上
- 高速贴片机（如FUJI NXT、Siplace）速度可达100,000 CPH（元件/小时）
器件放置顺序
- 先放置小器件（0201、0402电阻电容）
- 再放置中等器件（QFN、SOIC）
- 最后放置大器件（BGA、QFP、连接器）
- 异形器件可能需要手动放置
第三步：回流焊接（Reflow Soldering）
- 贴装好的PCB送入回流焊炉（Reflow Oven）
- 经过多个温区的精确温控，完成焊接
回流温度曲线（无铅焊接）
| 阶段 | 温度范围 | 时间 | 作用 |
|---|---|---|---|
| 预热（Preheat） | 室温→150°C | 60-90秒 | 缓慢升温，挥发溶剂 |
| 保温（Soak） | 150-200°C | 60-120秒 | 活化助焊剂，去除氧化层 |
| 回流（Reflow） | 217-260°C（峰值） | 30-90秒（液相线以上） | 锡膏熔化，形成焊点 |
| 冷却（Cooling） | 260°C→室温 | 控制速率 | 缓慢冷却，形成良好金相组织 |
第四步：检测
- AOI（自动光学检测）：检查器件是否贴装正确、有无缺件、偏移、立碑等
- X-Ray检测：检查BGA、QFN等底部焊盘器件的焊接质量
- ICT（在线测试）：用探针测试各点电压/阻值，检查焊接和器件好坏
- FCT（功能测试）：通电测试各项功能是否正常
第五步：DIP插件（如有）
部分通孔器件（如大型电容、连接器）需要DIP工艺：
- 手工或自动插件机将通孔器件插入PCB
- 波峰焊接（Wave Soldering）或选择性波峰焊接
- 检查焊点质量
第六步：最终组装
- 安装I/O挡板（I/O Shield）
- 安装散热器（VRM散热片、M.2散热片）
- 安装背板（如有）
- 刷入BIOS固件
- 最终功能测试和包装
💡 SMT良率控制
主板SMT的首次通过率（FPY）目标应≥95%。主要不良类型包括：锡膏印刷不良（60%以上）、贴装偏移、回流焊缺陷（冷焊、桥连、空洞）。SPI（锡膏检测）是提高良率的关键环节。
9 测试与品质管控
▼
测试策略概述
主板测试贯穿整个制造过程，从PCB来料到最终成品，需要多层次的测试策略来确保品质。
测试层级
第一层：PCB来料检测
- 外观检查：板面是否有划伤、污渍、异物
- 尺寸测量：板厚、孔径、外形尺寸是否符合规格
- 阻抗测试：抽取样品测试走线阻抗是否在设计范围内
- 切片分析：破坏性测试，检查孔铜厚度、层间对准度
- 可焊性测试：检查表面处理的可焊性是否良好
第二层：SMT过程测试
- SPI（Solder Paste Inspection）：检测锡膏印刷高度、体积、面积、偏移
- Pre-Reflow AOI：回流前检查器件是否贴装正确
- Post-Reflow AOI：回流后检查焊点质量
- X-Ray：检测BGA焊接空洞率（标准：<25%面积）
第三层：功能测试
- ICT（In-Circuit Test）：通过测试探针测量各节点的电压/阻值/电容值
- FCT（Functional Test）：
- 上电测试：各路电压是否正常输出
- BIOS启动测试：是否能正常POST
- 内存测试：识别和测试内存是否正常
- CPU测试：识别CPU型号和频率
- 存储测试：SATA/M.2接口是否正常识别设备
- USB测试：各USB端口通信测试
- 网络测试：LAN接口连通性和速度测试
- 音频测试：音频输出/输入测试
- 显示输出测试：HDMI/DP输出测试
第四层：可靠性测试（样品级别）
- 温度循环测试：-40°C~+85°C，1000次循环，检验焊点可靠性
- 高温高湿测试：85°C/85%RH，1000小时，检验防潮性能
- 振动测试：模拟运输和使用中的振动环境
- 跌落测试：检验机械强度
- ESD测试：接触放电±8kV，空气放电±15kV
- 寿命测试：满载老化72小时以上，检验长期稳定性
常见缺陷与对策
| 缺陷类型 | 原因 | 对策 |
|---|---|---|
| 桥连（Solder Bridge） | 锡膏过多、钢网开孔过大 | 优化钢网开孔、调整锡膏量 |
| 虚焊（Open Joint） | 锡膏不足、温度不够 | 增加锡膏量、优化温度曲线 |
| 立碑（Tombstoning） | 两端焊盘热量不均 | 优化焊盘设计、调整回流曲线 |
| 空洞（Void） | 助焊剂挥发不完全 | 增加保温时间、优化锡膏配方 |
| 冷焊（Cold Solder） | 温度不足或时间不够 | 提高峰值温度、延长液相线以上时间 |
📊 品质指标
主板制造的品质指标包括：DPPM（百万分之不良率，目标<500）、FPY（首次通过率，目标>95%）、RMA率（退货率，目标<0.5%）。需要建立完善的MES（制造执行系统）追溯每一块主板的制造过程。
10 BIOS与固件
▼
BIOS/UEFI概述
BIOS（Basic Input/Output System）或UEFI（Unified Extensible Firmware Interface）是固化在主板上SPI Flash芯片中的固件，负责系统启动、硬件初始化和操作系统引导。
BIOS架构
UEFI标准组件
- SEC（Security Phase）：安全阶段，CPU初始化，验证固件签名
- PEI（Pre-EFI Initialization）：预初始化阶段，内存初始化，CPU初始化
- DXE（Driver Execution Environment）：驱动执行环境，加载各种驱动
- BDS（Boot Device Selection）：引导设备选择，加载OS
- RT（Runtime）：运行时服务，供OS使用
硬件支持
- SPI Flash：存储BIOS固件，通常16MB-32MB容量
- CMOS电池：CR2032锂电池，保存BIOS设置和RTC时间
- RTC（Real-Time Clock）：实时时钟，系统断电后继续计时
- Super I/O芯片：管理键盘、鼠标、串口、风扇等低速I/O
- EC（Embedded Controller）：笔记本电脑使用，管理电源、键盘、温度等
BIOS开发流程
- FSP/AGESA集成：Intel的FSP（Firmware Support Package）或AMD的AGESA（AMD Generic Encapsulated Software Architecture）提供CPU/内存初始化代码
- 平台初始化代码：编写板级初始化代码（GPIO配置、电源序列、时钟配置等）
- 驱动开发：开发各外设驱动（USB、SATA、LAN、Audio等）
- ACPI表编写：定义电源管理表、设备描述表供OS使用
- SMBIOS表：提供系统信息给OS（型号、BIOS版本、序列号等）
- Setup界面：开发用户可配置的BIOS设置界面
- 安全启动：实现Secure Boot功能
- 测试验证：兼容性测试（各OS、各CPU型号、各内存型号）
BIOS调试工具
- 串口调试：通过串口（COM口）输出调试信息
- POST卡：诊断卡显示POST代码（Port 80h），快速定位故障
- USB Debug：通过USB接口输出调试日志
- JTAG调试器：直接调试CPU，查看寄存器和内存
- ITP/ICA（Intel）或 CZN（AMD）：芯片厂商提供的在线调试工具
固件更新机制
- BIOS Flash工具：在OS内使用工具更新BIOS（如AFU、Flashrom）
- BIOS Flashback：不需要CPU/内存即可更新BIOS（通过专用按钮+USB接口）
- 双BIOS：主BIOS损坏时自动切换到备份BIOS
- CAPSULE更新：通过UEFI Capsule方式在OS内触发更新
- 安全机制：固件签名验证，防止恶意固件刷入
💡 BIOS开发建议
BIOS开发需要与CPU厂商（Intel/AMD）密切合作，获取FSP/AGESA代码包和技术文档。建议使用开源固件框架（如edk2/Tianocore或coreboot）作为开发基础。
11 常见问题排查
▼
故障排查方法论
主板故障排查需要系统化的方法论，从现象到原因逐步定位：
- 收集故障现象（不开机、蓝屏、死机、特定功能异常等）
- 确认环境因素（电源、CPU、内存、系统版本等）
- 最小化系统测试（只保留最小必要硬件）
- 交叉验证（更换可疑器件确认问题源）
- 仪器测量（万用表、示波器、逻辑分析仪等）
- 日志分析（BIOS日志、系统日志、dump分析）
常见故障与解决方案
不开机（No Power / No POST）
| 现象 | 可能原因 | 排查步骤 |
|---|---|---|
| 完全无反应（无灯无风扇） | 电源问题、主板电源电路故障、短路保护 | 检查电源、测量12V/5V/3.3V输入、检查短路 |
| 风扇转但无显示 | CPU故障、内存故障、BIOS损坏、VRM故障 | 读POST码、清除CMOS、更换内存/CPU |
| 反复重启 | 内存不兼容、VRM不稳定、电源功率不足 | 单条内存测试、降低频率、更换电源 |
| 卡在某POST码 | 对应初始化阶段失败 | 查POST码表，针对性排查 |
系统不稳定
- 随机蓝屏/死机：检查内存稳定性（MemTest86）、CPU温度、VRM温度、BIOS版本
- USB设备断连：检查USB供电、更新BIOS/驱动、检查ESD保护
- 网络丢包：检查LAN芯片温度、更换网线、更新驱动、BIOS设置
- 音频噪声：检查音频电路接地、电容质量、EMI屏蔽
- M.2 SSD掉速/掉盘：检查PCIe通道分配、散热（过热降速）、BIOS版本
硬件兼容性问题
- 内存不兼容：更新BIOS、降低频率/时序、查看QVL（Qualified Vendor List）
- CPU不支持：确认BIOS版本是否支持该CPU型号
- 显卡兼容问题：检查PCIe版本设置、更新VBIOS/BIOS
- 操作系统兼容：确保BIOS支持该OS，检查ACPI表、驱动支持
调试工具
- 万用表：测量电压、电阻、通断
- 示波器：观察信号波形、测量时序、检查信号完整性
- 逻辑分析仪：分析总线协议、时序关系
- 热成像仪：检测热点、发现短路或过流器件
- POST诊断卡：读取POST代码，快速定位启动阶段
- USB调试线：捕获BIOS日志输出
- 电源分析仪：测量电源纹波、瞬态响应
⚠️ 安全提醒
进行硬件调试时务必注意安全：断电操作、防静电（ESD手环）、避免短路、高压部分（如VRM输入端）需特别小心。使用隔离变压器可增加安全性。
12 实战设计案例
▼
案例：设计一款Intel 14代 ATX主板
以下以设计一款基于Intel 14代酷睿（Raptor Lake Refresh）处理器的ATX主板为例，展示完整的设计流程。
项目需求定义
- 平台：Intel LGA1700，支持12/13/14代酷睿
- 芯片组：Intel Z790
- 规格：ATX（305 × 244mm）
- 内存：4×DDR5，支持8000MHz+ OC
- PCIe：1×PCIe 5.0 x16（显卡）、1×PCIe 4.0 x16（x4电气）、2×PCIe 4.0 x1
- 存储：3×M.2（1×PCIe 5.0 x4、2×PCIe 4.0 x4）、4×SATA 6Gbps
- 网络：2.5G LAN + WiFi 6E（Intel AX211）
- 音频：Realtek ALC4080 USB音频
- USB：USB4（Type-C）×1、USB 3.2 Gen2×2、USB 3.2 Gen1×4、USB 2.0×4
- 显示输出：HDMI 2.1 + DP 1.4
设计阶段规划
| 阶段 | 工作内容 | 工期 | 交付物 |
|---|---|---|---|
| 架构设计 | 框图、器件选型、可行性评估 | 2周 | 架构设计文档 |
| 原理图设计 | 原理图绘制、审查 | 4周 | 原理图文件 |
| PCB布局 | 器件布局、评审 | 2周 | 布局文件 |
| PCB布线 | 规则设定、走线、检查 | 4周 | Gerber文件 |
| 仿真验证 | SI/PI仿真 | 2周 | 仿真报告 |
| 制板与贴片 | PCB制造、SMT贴片 | 3周 | 样机 |
| 调试测试 | Bring-up、功能测试、兼容性 | 4周 | 测试报告 |
| BIOS开发 | BIOS定制、调试、认证 | 6周（并行） | BIOS Release |
关键设计决策
- PCB层叠：选择8层板（4信号层+2地+1电源+1信号），满足PCIe 5.0信号完整性要求
- PCB材料：L1/L6使用Low-loss材料（Megtron 6）确保PCIe 5.0信号质量，内层使用高Tg FR-4控制成本
- VRM设计：16+1+2相供电（Vcore 16相、VCCGT 1相、VCCSA 2相），使用70A DrMOS
- 内存拓扑：Daisy Chain结构，优化超频能力
- 散热设计：VRM大型铝散热片、M.2散热马甲、2oz铜层辅助散热
成本控制要点
- 合理选择PCB材料：只在必要的高速信号层使用Low-loss材料
- 优化PCB层数：评估是否可以用6层板替代8层板（需仿真验证）
- 器件选型平衡：在满足性能要求下选择性价比最高的器件
- PCB拼板设计：合理拼板提高PCB利用率
- SMT优化：减少贴片次数、优化器件选型减少料号数量
项目风险管理
- 供应链风险：关键器件（CPU插座、PCH芯片）需确保供货稳定
- 信号完整性风险：PCIe 5.0对PCB材料和走线要求极高，需充分仿真
- 散热风险：高端CPU功耗可达253W+，需确保VRM散热设计充足
- BIOS开发风险：FSP/AGESA交付时间和稳定性影响项目进度
- 认证风险：FCC/CE认证、HDMI认证、USB认证等需要通过
💡 设计总结
主板设计是一个系统工程，需要硬件工程师、PCB Layout工程师、BIOS工程师、测试工程师等多角色协作。充分的评审、仿真和测试是保证设计成功的关键。建议新手从参考设计入手，逐步积累经验。
推荐学习资源
- 书籍：《High-Speed Digital Design》（Howard Johnson）、《Signal and Power Integrity - Simplified》（Eric Bogatin）
- 标准：IPC-2221（PCB设计标准）、IPC-A-610（焊接验收标准）
- 工具：Altium Designer、Cadence Allegro、KiCad（开源）
- 社区：EEVBlog论坛、Stack Exchange EE、各芯片厂商社区
- 参考设计：Intel/AMD官方参考设计板（需申请获取）